廣東可易亞半導(dǎo)體科技有限公司

國(guó)家高新企業(yè)

cn en

應(yīng)用領(lǐng)域

開(kāi)漏Open-drain和推挽push-pull詳解-KIA MOS管

信息來(lái)源:本站 日期:2024-11-11 

分享到:

開(kāi)漏Open-drain和推挽push-pull詳解-KIA MOS管


開(kāi)漏Open-Drain

開(kāi)漏輸出:輸出端相當(dāng)于三極管的集電極,要得到高電平狀態(tài)需要上拉電阻才行,適合于做電流型的驅(qū)動(dòng),其吸收電流的能力相對(duì)強(qiáng)(一般20mA以?xún)?nèi))。

柵極輸入 0 時(shí),NMOS 的漏極和源極導(dǎo)通,輸出0。

柵極輸入 1 時(shí),NMOS 不導(dǎo)通,漏極高阻,輸出1(需要外部上拉電路,上升沿比較緩慢)。

Open-drain,push-pull

推挽Push-Pull

推挽輸出:可以輸出高,低電平,連接數(shù)字器件。

柵極輸入 0 時(shí),高側(cè)PMOS 高阻,低側(cè)NMOS導(dǎo)通,輸出0。

柵極輸入 1 時(shí),高側(cè)PMOS 導(dǎo)通,低側(cè)NMOS高阻,輸出1(不需要外部上拉電路,上升沿比較陡峭)。

Open-drain,push-pull

Open-Drain開(kāi)漏輸出

1、原理

開(kāi)漏電路是指以MOSFET的漏極為輸出的電路,在內(nèi)部輸出和地之間有個(gè)N溝道的MOSFET(Q1),這些器件可以用于電平轉(zhuǎn)換的應(yīng)用。輸出電壓由Vcc決定。


Vcc可以大于輸入高電平電壓VCC (call UP-Translate),也可以低于輸入高電平電壓VCC(call Down-Translate),Open-Drain比push-pull少了個(gè)top transistor,只有bottom transistor。


就像push-pull中那樣,當(dāng)bottom transistor關(guān)閉,則輸出為高電平,但此處沒(méi)法輸出高電平。


想要輸出高電平,必須外部再接一個(gè)上拉電阻(pull-up resistor)。


Open-drain只能夠漏電流(sink current),如果想要集電流(source current),則需要加一個(gè)上拉電阻。


2、優(yōu)點(diǎn)

(1)對(duì)于各種電壓節(jié)點(diǎn)間的電平轉(zhuǎn)換非常有用,可以用于各種電壓節(jié)點(diǎn)的Up-translate和Down-translate轉(zhuǎn)換。


(2)可以將多個(gè)開(kāi)漏輸出的Pin腳,連接到一條線上,形成“與邏輯”關(guān)系,即“線與”功能,任意一個(gè)變低后,開(kāi)漏線上的邏輯就為0了。這也是I2C,SMBus等總線判斷總線占用狀態(tài)的原理。

Open-drain,push-pull

(3)利用外部電路的驅(qū)動(dòng)能力,減少I(mǎi)C內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí),驅(qū)動(dòng)電流是從外部的VCC流經(jīng)pull-up resistor,MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。


(4)可以改變上拉電源的電壓,改變傳輸電平,如圖所示,IC的邏輯電平由電源Vcc1決定,而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

Open-drain,push-pull

3、缺點(diǎn)

(1)開(kāi)漏Pin不連接外部的上拉電阻,則只能輸出低電平,如果要輸出高電平,必需加上拉電阻。


(2)帶了上拉電阻的線路,即使以最快的速度去提升電壓,最快也要一個(gè)常量的R×C的時(shí)間。其中R是電阻,C是寄生電容(parasitic capacitance),包括了pin腳的電容和板子的電容。


(3)當(dāng)輸出電平為低時(shí),N溝道三極管是導(dǎo)通的,這樣在Vcc和GND之間有一個(gè)持續(xù)的電流流過(guò)上拉電阻R和三極管Q1,這會(huì)影響整個(gè)系統(tǒng)的功耗。采用較大值的上拉電阻可以減小電流。但是大的阻值會(huì)使輸出信號(hào)的上升時(shí)間變慢,即上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大,速度越低功耗越小,反之亦然。但上拉電阻不能太小,因?yàn)楫?dāng)輸出為低電平的時(shí)候,需要sink更低的transistor,這意味著更高的功耗。


Push-Pull推挽輸出

1、原理

輸出的器件是指輸出腳內(nèi)部集成有一對(duì)互補(bǔ)的MOSFET:當(dāng)Q1導(dǎo)通、Q2截止時(shí)輸出高電平;而當(dāng)Q1截止導(dǎo)通、Q2導(dǎo)通時(shí)輸出低電平。

Open-drain,push-pull

Push-Pull輸出,實(shí)際上內(nèi)部是用了兩個(gè)晶體管(transistor):此處分別稱(chēng)為T(mén)op-Transistor和Bottom-Transistor。


通過(guò)開(kāi)關(guān)對(duì)應(yīng)的晶體管,輸出對(duì)應(yīng)的電平:

Top-Transistor打開(kāi),Bottom-Transistor關(guān)閉,輸出為高電平;Bottom-Transistor打開(kāi),Top-Transistor關(guān)閉,輸出低電平。


Push-pull即能夠漏電流(sink current),又可以集電流(source current)。


其也許有,也許沒(méi)有另外一個(gè)狀態(tài):高阻抗(high impedance)狀態(tài)。


除非Push-pull需要支持額外的高阻抗?fàn)顟B(tài),否則不需要額外的上拉電阻。


2、優(yōu)點(diǎn)

(1)可以吸電流,也可以貫電流;

(2)push-pull輸出的優(yōu)勢(shì)是速度快,因?yàn)榫€路是以?xún)煞N方式驅(qū)動(dòng)的;

(3)和開(kāi)漏輸出相比,push-pull的高低電平由IC的電源決定,不能簡(jiǎn)單的做邏輯操作等。


3、缺點(diǎn)

(1)一條總線上只能有一個(gè)push-pull輸出的器件;

(2)push-pull往往需要消耗更多的電流,即功耗相對(duì)大。


聯(lián)系方式:鄒先生

座機(jī):0755-83888366-8022

手機(jī):18123972950(微信同號(hào))

QQ:2880195519

聯(lián)系地址:深圳市龍華區(qū)英泰科匯廣場(chǎng)2棟1902


搜索微信公眾號(hào):“KIA半導(dǎo)體”或掃碼關(guān)注官方微信公眾號(hào)

關(guān)注官方微信公眾號(hào):提供 MOS管 技術(shù)支持

免責(zé)聲明:網(wǎng)站部分圖文來(lái)源其它出處,如有侵權(quán)請(qǐng)聯(lián)系刪除。